随着功率半导体技术快速发展(OpenAI宣布ChatGPT支持MCP和会议记录)，碳化硅（SiC）因其高电压、高温、高频特性，被广泛用于新能源汽车、5G基站、工业电源等领域（Meta解锁第2代Aria智能眼镜细节：重约75克）。在器件制造过程中，碳化硅晶圆的完整性和表面质量直接决定最终芯片的性能与良率（华为官宣 Pura 80来了 两个半小时预约人数突破4万）。尤其是晶圆边缘的“崩边”问题，逐渐成为影响加工良率和后续封装可靠性的关键因素。

一、崩边的原因

所谓“崩边”（Edge Chipping），是指晶圆在切割、搬运或研磨过程中，边缘部分出现肉眼可见或微米级别的局部破损。这类缺陷在碳化硅晶圆中尤为显著，尤其当破损尺寸超过10μm时，会对后道光刻、金属层沉积、焊线等工艺产生严重干扰，甚至引发器件击穿、电性能下降等质量问题。

二、崩边缺陷的微观成因

1. 碳化硅材料特性

碳化硅为共价键合的宽禁带半导体，硬度高（Mohs硬度约为9.5）、脆性大、断裂韧性低（<3 MPa·m¹/²），这使其在受到集中载荷时极易沿晶格方向产生裂纹。一旦裂纹扩展至晶圆边缘，就可能形成微米级的崩边缺损。

2. 应力集中现象

在晶圆切割（如多线切割、激光划片）、倒角或搬运夹具接触点，机械应力集中是崩边发生的主要诱因。应力集中点通常位于晶圆边缘或倒角过渡区，当施加的应力超过碳化硅局部断裂强度，就会引发微裂纹起始并迅速扩展，导致晶粒剥落或微片崩落。

3. 表面缺陷的叠加效应

晶圆表面的微观缺陷如划痕、晶体位错、杂质夹杂，也会显著降低边缘抗裂性能。这些缺陷在机械应力的作用下，会演化为起始裂纹源，进一步放大崩边的几率和规模。

三、常见加工工序中易引发崩边的环节

四、控制与缓解方案

1. 工艺优化

* 切割参数控制：合理控制切割速度、下刀压力与冷却流量，避免热裂纹和应力波动；
* 倒角精细化处理：采用更细粒径的金刚石砂轮（如#2000以上），并施加适当润滑冷却，避免热烧；
* 双面研磨代替单边加工：平衡上下应力，降低翘曲与边缘张力；
* 边缘清洗工艺缓冲：引入低频超声或微气泡清洗，替代高能量冲击型清洗方式。

2. 晶圆边缘结构设计

* 倒角角度优化：常见的倒角角度如 45° 虽便于加工，但会形成应力集中区。可采用复合倒角设计（如圆弧+微角）缓解裂纹源积聚；
* 保留保护层：加工前在晶圆边缘涂覆临时保护胶或光刻胶膜，能有效减缓应力传播；
* 晶圆薄化前边缘预处理：对薄片晶圆，先进行边缘钝化处理（如等离子体蚀刻）可抑制崩边扩展。

3. 缺陷检测与质量追溯

* 自动光学检测（AOI）：引入高分辨率显微检测设备，对晶圆边缘进行 360°缺陷扫描；
* 激光共聚焦测厚：用于实时监控崩边位置的厚度变化，精准量化缺损尺寸；
* 数据可视化系统：将缺陷数据与批次、机台参数绑定，实现可追溯管理。

五、典型案例分析

某SiC芯片厂商崩边控制优化案例

背景：该厂在将碳化硅晶圆从6英寸扩展到8英寸后，发现崩边缺陷率从原先的1.2%上升至4.5%，导致芯片良率下降明显。

问题排查：

* Dicing设备切割轮更换周期过长；
* 晶圆搬运中吸盘吸力过高；
* 未采用边缘缓冲保护膜。

优化措施：

1. 调整切割速度从3mm/s降至1.5mm/s；
2. 引入新型多孔吸盘，减小边缘冲击；
3. 在切割前增加边缘保护膜涂覆工艺。

结果：

崩边率降至0.6%，月均合格晶圆提升12%，年节省成本约78万元。

六、技术参数建议

七、常见FAQ

Q1：10μm以下的崩边是否影响芯片良率？
A1：通常10μm以下的边缘缺损不会直接影响电性能，但若扩展成裂纹，在高温封装或应力测试下可能扩大，形成击穿路径。

Q2：碳化硅崩边与硅晶圆相比更难控制吗？
A2：是的，碳化硅的硬脆性远高于硅晶圆，加工窗口更窄，尤其在薄片化趋势下更需关注边缘缺陷控制。

Q3：是否可以用等离子体抛光取代物理研磨？
A3：等离子体处理可用于边缘钝化和去微裂纹，但目前尚无法完全替代高精度物理研磨，更多作为辅助处理手段。

八、总结与展望

碳化硅晶圆边缘崩边虽然在微观尺度，但却对整体芯片可靠性和产线成本产生深远影响。通过深入理解其机械应力成因、优化工艺参数、引入智能检测系统，可以有效降低崩边缺陷率。未来，随着8英寸碳化硅晶圆产业化深入，边缘加工与保护技术也将向更自动化、智能化方向发展。